Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 1

Trang 1

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 2

Trang 2

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 3

Trang 3

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 4

Trang 4

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 5

Trang 5

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 6

Trang 6

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 7

Trang 7

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 8

Trang 8

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 9

Trang 9

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến trang 10

Trang 10

Tải về để xem bản đầy đủ

pdf 141 trang nguyenduy 26/03/2024 130
Bạn đang xem 10 trang mẫu của tài liệu "Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

Tóm tắt nội dung tài liệu: Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến

Luận án Nghiên cứu thiết kế bộ điều khiển phân ly dùng cho các hệ thống đa biến
không thay đổi. 
 Những phần tử của ma trận phân ly không chứa 
 Không Có Có 
 tổng của các hàm truyền đạt 
 Ma trận hàm truyền của các chu trình phân ly mắc 
 nối tiếp thì không có chứa tổng của các hàm truyền Có Không Có 
 đạt 
 Khi những vòng lặp được chuyển từ chế độ điều 
 khiển bằng tay sang tự động thì khởi động hệ thống Không Không Có 
 phân ly là đơn giản 
 Thực hiện với khối chức năng lead-lag và trễ có thể 
 Có Có Không 
 không làm giảm hiệu suất thực hiện của nó 
 33 
 CHƯƠNG 3 
 THIẾT KẾ BỘ ĐIỀU KHIỂN PHÂN LY ĐƠN GIẢN HÓA 
3.1. Hệ phân ly đa biến tổng quát 
 Như đã nêu trong phần phạm vi nghiên cứu, trong luận án này, tác giả chỉ khảo sát 
hệ có đặc tính tuyến tính hoặc có thể được xấp xỉ quanh điểm làm việc để đưa hệ phi 
tuyến về dạng tuyến tính. Khi đó, xét hệ thống đa biến bất kỳ n ngõ vào, n ngõ ra ma 
trận hàm truyền mô tả hệ có dạng như phương trình (2.5). Dựa vào lý thuyết cơ bản của 
các kỹ thuật phân ly đã đề cập ở Chương 2, trong phần này, tác giả đề xuất phương pháp 
tổng quát hóa để thiết kế bộ phân ly đơn giản hóa cho hệ bậc n. 
 Sơ đồ khối tổng quát của hệ thống điều khiển phân ly được thể hiện ở hình 3.1, trong 
 ̃ ̃
đó, 퐆 (푠) là bộ điều khiển nhiều vòng kín, D(s) là bộ phân ly. G(s) và 푸(푠)lần lượt là 
quá trình đa biến và quá trình đa biến đã được phân ly: 
 v1
 r1 - u1 y1
 Gc1(s)
 +
 r2 v2 u2
 y2
 G (s)
 + c2
 - D(s) G(s)
 . . . . . 
 . . . . .
 . . . . .
 rn vn un yn
 Gcn(s)
 +
 -
 Gc ()s Q(s)
 Hình 3.1 Mô hình thuật toán hệ thống điều khiển phân ly đa biến n x n 
 Mục tiêu của sự phân ly là để xác định ma trận phân ly D, thỏa mãn điều kiện 퐆퐃 =
̃
퐐, là một ma trận đường chéo. 
 34 
 11  1푛 11  1푛 푞11  0 
 ⋮ ⋱ ⋮ ⋮ ⋱ ⋮
 [ ] [ ⋮ ⋱ ⋮ ] = [ ] (3.1) 
 푛1  푛푛 푛1  푛푛 0  푞푛푛
Từ (3.1), ta có các mối quan hệ khác như sau: 
 푖1 1푖 + ⋯ + 푖,푖−1 푖−1,푖 + 푖푖 푖푖 + 푖,푖+1 푖+1,푖 + ⋯ + 푖푛 푛푖 = 푞ii (3.2) 
 1푖
 11  1,푖−1 1,푖 1,푖+1  1,푛 0
 ⋮
 ⋮ ⋯ ⋮ ⋮ ⋮ ⋯ ⋮ ⋮ 
 푖−1,푖 
 푖−1,1  푖−1,푖−1 푖−1,푖 푖−1,푖+1  푖−1,푛 0
 푖,푖 = (3.3) 
 푖+1,1  푖+1,푖−1 푖+1,푖 푖+1,푖+1  푖+1,푛 0
 ⋮ ⋯ ⋮ ⋮ ⋮ ⋯ ⋮ 푖+1,푖 ⋮ 
 ⋮
 [ 푛1  푛,푖−1 푛,푖 푛,푖+1  푛푛 ] [0]
 [ 푛,푖 ]
Từ (3.2), ta có thể xác định thành phần thứ i của ma trận 푄̃ như sau: 
 푞ii = 푖푖 푖푖 + ( 푖1 1푖 + 푖2 2푖 + ⋯ + 푖,푖−1 푖−1,푖 + 푖,푖+1 푖+1,푖 + ⋯
 (3.4) 
 ir ̄푖 
 + 푖푛 푛푖) = 푖푖 푖푖 + ̄ 
Từ (3.3), ta xác định được: 
 ̄푖 푖 −1 푖 
 = −( ̄ ) ̄ 푖푖 (3.5) 
Theo tính chất của ma trận thì: 
 (adjG) = | |푰 (3.6) 
Từ (3.6) ta rút ra được: 
 푖1 푖1 + ⋯ + 푖,푖−1 푖,푖−1 + 푖푖 푖푖 + 푖,푖+1 푖,푖+1 + ⋯ + 푖푛 푖푛 = | | (3.7) 
 35 
   푖1
 11 1,푖−1 1,푖 1,푖+1 1,푛 ⋮ 0
 ⋮ ⋯ ⋮ ⋮ ⋮ ⋯ ⋮ 
 ⋮
   푖,푖−1 
 푖−1,1 푖−1,푖−1 푖−1,푖 푖−1,푖+1 푖−1,푛 0 
   푖,푖 = (3.8) 
 푖+1,1 푖+1,푖−1 푖+1,푖 푖+1,푖+1 푖+1,푛 0 
 푖,푖+1 
 ⋮ ⋯ ⋮ ⋮ ⋮ ⋯ ⋮ ⋮ 
 ⋮ 
 [ 푛1  푛,푖−1 푛,푖 푛,푖+1  푛푛 ] [0]
 [ 푖,푛 ]
Từ (3.8): 
 푖 푖 푖 
 ̄ 푪̄ + ̄ 푖푖 = 0 (3.9) 
Do đó 
 푖 
 ̄ 푖푪̄
 ̄푖 = − (3.10) 
 푖푖 
Thay (3.10) vào (3.5), ta tìm được: 
 푖 
 ̄ 푖푪̄ 푪̄ ic
 ̄푖 푖 −1
 = −( ̄ ) (− ) 푖푖 = 푖푖 (3.11) 
 푖푖 푖푖 
Như vậy, thành phần (j, i) của bộ phân ly có thể được xác định như sau: 
 푖푗
 ji = ii , i, j = 1,2,  ,n; j ≠ 푖 (3.12) 
 푖푖 
Thành phần qii được xác định theo công thức sau: 
 푖푖
 푞ii = 푖푖 (3.13) 
 훬푖푖 
Khi thiết kế bộ phân ly đơn giản hóa thành phần dii được mặc định là 1. Chính vì thế, ta 
có kết quả như sau: 
 푖푗
 ji = , i, j = 1,2,  ,n; j ≠ 푖 (3.14) 
 푖푖 
 36 
 푖푖
 푞ii = (3.15) 
 훬푖푖 
Trong đó: 
Cii, Cij : Thành phần đường chéo và thành phần không đường chéo của ma trận phụ đại 
số, được xác định từ ma trận hàm truyền đạt của quá trình đa biến. 
Ʌ ii : Dãy liên hệ động về độ lợi của ma trận hàm truyền đạt của quá trình đa biến 
(Dynamic Relative Gain Array) được đề xuất bởi Bristol (1979) [31], dùng để đo mối 
liên hệ bên trong của các quá trình đa biến. 
gii: hàm truyền đạt của thành phần đường chéo thứ (i,i) của ma trận hàm truyền đạt của 
quá trình đa biến. 
 3.1.1. Thiết kế bộ phân ly đơn giản hóa cho quá trình đa biến 2x2 
Xét quá trình 2x2, có hàm truyền đạt như sau: 
 퐆 = [ 11 12] (3.16) 
 21 22 
Bộ phân ly được tính theo (3.14) như sau: 
 1 21 
 퐃 = 22 (3.17) 
 12 1 
 [ 11 ]
Trong đó, 
 − 
 = ( 푗 ) = [ 11 12] = [ 22 21] (3.18) 
 21 22 − 12 11 
Ta nhận được: 
 12 21
 21 = = − (3.19) 
 11 22 
 37 
 21 12
 12 = = − (3.20) 
 22 11 
Quá trình bị phân ly được xác định theo (3.15), như sau: 
 11 12 21
 푞11 = = 11 − (3.21) 
 훬11 22 
 22 12 21
 푞22 = = 22 − (3.22) 
 훬22 11 
 3.1.2. Thiết kế bộ phân ly đơn giản hóa cho quá trình đa biến 3x3 
Ma trận hàm truyền đạt chung cho hệ 3x3 được cho như sau: 
 11 12 13
 퐆 = [ 21 22 23] (3.23) 
 31 32 33 
Ma trận phân ly được xác định theo (3.14), như sau: 
 1 21 31 
 22 33 
 퐃 = 12 1 32 (3.24) 
 11 33 
 13 23 1 
 [ 11 22 ]
Trong đó 
 11 12 13
 퐂 = [ 21 22 23]
 31 32 33
 (3.25) 
 ( 33 22 − 32 23) −( 33 21 − 31 23) −( 31 22 − 32 21)
 = [−( 33 12 − 32 13) ( 33 11 − 31 13) −( 32 11 − 31 12)]
 −( 22 13 − 23 12) −( 23 11 − 21 13) ( 22 11 − 21 12)
Quá trình bị phân ly được xác định theo (3.15), như sau: 
 38 
 11
 푞11 =
 훬11
 (3.26) 
 ( − ) − ( − ) − ( − )
 = [ 11 22 33 23 32 12 21 33 23 31 13 31 22 21 32 ]
 22 33 − 23 32 
 22
 푞22 =
 훬22
 (3.27) 
 ( − ) − ( − ) − ( − )
 = [ 22 11 33 13 31 21 12 33 13 32 23 32 11 31 12 ]
 11 33 − 13 31 
 33
 푞33 =
 훬33
 (3.28) 
 ( − ) − ( − ) − ( − )
 = [ 33 11 22 12 21 31 13 22 12 23 32 23 11 13 21 ]
 11 22 − 12 21 
3.2. Kỹ thuật hiện thực hóa hoạt động của bộ phân ly đơn giản hóa 
 3.2.1 Hiện thực hóa 
 Yêu cầu hiện thực hóa (realizability) cho bộ điều khiển là tất cả các hàm truyền 
thành phần phải hợp thức, nhân quả và ổn định. Đối với hệ có thời gian trễ hoặc có pha 
không cực tiểu, việc tính toán có thể dẫn đến các thành phần có nghiệm ze-rô dương. 
Hoặc như trong phương trình (3.19) và (3.20), khi thực hiện phép chia hai hàm truyền 
có thể dẫn đến hàm mũ có lũy thừa dương (đặc tính dự báo) hay là hệ không nhân quả 
(non-causal). Trong kỹ thuật phân ly nghịch, Garrido đề xuất giải pháp bằng cách thêm 
một ma trận đường chéo chứa các thành phần hàm trễ để thay đổi đặc tính trễ của các 
hàm truyền thành phần [14, 15]. Việc này gây tranh cãi vì nó thay đổi bản chất động của 
hàm truyền hệ thống. Trong nghiên cứu này, tác giả sử dụng phân ly đơn giản hóa và 
đồng thời đề xuất giải pháp vừa hạ bậc các hàm truyền phức tạp vừa giải quyết bài toán 
hiện thực hóa các hàm truyền thành phần. 
 39 
 3.2.2 Phương pháp đồng nhất hệ số 
 Phương pháp đồng nhất hệ số được đề xuất bởi Truong và Lee (2010a) nhằm hạ bậc 
của các quá trình phức tạp. Trong nghiên cứu này, phương pháp này được mở rộng để 
hạ bậc các thành phần của ma trận phân ly đồng thời thõa mãn các yêu cầu của bài toán 
hiện thực hóa. 
 Các thành phần phân ly từ phương trình (3.14) có thể được khai triển theo chuổi 
Maclaurin như sau: 
 푒 푗푖 푗푖 2 푗푖 3 4
 푗푖 (푠) = 푗푖 (1 + 푠 + 푠 + 푠 ) + (푠 ) (3.29) 
 푗푖 푗푖 푗푖
Trong đó các hệ số được tính như sau: 
 푒 
 푗푖 = 푗푖 (0) (3.30) 
 푒 
 푗푖 (0)
 = | (3.31) 
 푗푖 푠
 푠=0
 2 푒 
 1 푗푖 (0)
 = | (3.32) 
 푗푖 2 푠2
 푠=0
 3 푒 
 1 푗푖 (0)
 = | (3.33) 
 푗푖 6 푠3
 푠=0
 3.2.3 Áp dụng phương pháp đồng nhất hệ số 
 Các khâu sớm trễ pha hoặc bậc 1 có trễ thường được sử dụng để mô tả đặc tính động 
của các thành phần của ma trận phân ly bởi vì sự đơn giản và đáp ứng thõa mãn được 
yêu cầu. 
 40 
 . Khâu sớm trễ pha 
 퐾 (휏 푠 + 1)
 _푒 = (3.34) 
 휏 푠 + 1
 Khai triển (3.34) theo chuổi Maclaurin: 
 푒 2 3
 (푠) = 퐾 (1 + (휏 − 휏 )푠 − (휏 − 휏 )휏 푠 ) + (푠 ) (3.35) 
 Đồng nhất phương trình (3.35) với phương trình (3.29) và sử dụng các phương trình 
từ (3.30) đến (3.33), ta tính được các hệ số: 
 푗푖 푗푖
 퐾 = 푗푖, 휏 − 휏 = , (휏 − 휏 )휏 = (3.36) 
 푗푖 푗푖
 푗푖 푗푖 푗푖
 퐾 = 푗푖, 휏 = − , 휏 = − (3.37) 
 푗푖 푗푖 푗푖
 . Khâu sớm trễ pha có trễ 
 퐾 (휏 푠 + 1)푒−휃 푠
 _푒 = (3.38) 
 휏 푠 + 1
Tương tự như trên, sau khi đồng nhất ta có các phương trình: 
 퐾 = 푗푖 (3.39) 
 푗푖
 휃 + 휏 − 휏 = − (3.40) 
 푗푖
 1 2 푗푖
 휃 + (휃 + 휏 − 휏 )휏 − 휏 휃 = (3.41) 
 2 푗푖
 3 2 
 1 2 2 휃 휏 휃 푗푖
 ( 휃 + 휏 휃 + 휏 − 휏 휃 − 휏 휏 ) 휏 + − = − (3.42) 
 2 6 2 푗푖
 41 
 Để các thành phần của ma trận phân ly thực thi được, các giá trị của 휃 , 휏 , 휏 
phải là các số thực dương. Điều này sẽ được trình bày qua một số trường hợp sau: 
 Trường hợp a: Nếu có thành phần không hiện thực được do thời gian trễ (không 
nhân quả), nghiệm cực nằm bên phải hoặc các thành phần phân ly không hợp thức. Khi 
đó, các thành phần của ma trận phân ly phải được thiết kế như hàm độ lợi tĩnh (nghĩa là 
bỏ qua các đặc tính động). 
 Trường hợp b: Nếu có thành phần không hiện thực được do thời gian trễ, khi đó 
các thành phần của bộ phân ly nên được thiết kế như mô hình sớm trễ pha bậc 1. 
 Trường hợp c: Nếu có thành phần không hiện thực được do có nghiệm cực nằm 
bên phải mặt phẳng phức hoặc các thành phần của ma trận phân ly không hợp thức, khi 
đó ta nên sử dụng mô hình có trễ thuần nhất 
 Trường hợp d: Nếu có thành phần có thể hiện thực được, ta nên sử dụng mô hình 
sớm trễ pha bậc 1 có trễ. 
 Kỹ thuật rút gọn đề xuất là đơn giản, dễ hiểu và dễ thực thi trong thực tế. Tuy nhiên, 
cần lưu ý là phương pháp đồng nhất hệ số trên chỉ hiệu quả cho quá trình đa biến với 
ma trận hàm truyền là ma trận vuông, ổn định và có thành phần đường chéo vượt trội 
với sự tương tác vừa phải. Ngược lại, phương pháp đồng nhất hệ số phải được mở rộng 
sang mô hình bậc cao, có thể sử dụng kỹ thuật tương tự như trên hoặc các kỹ thuật khác 
để đạt được mô hình bậc cao thích hợp mà có thể thể hiện rõ đặc tính động phức tạp của 
các thành phần phân ly. 
3.3. Thiết kế bộ điều khiển PI/PID cho hệ thống phân ly đơn giản hóa 
 3.3.1. Giới thiệu 
 Trong quá trình điều khiển hệ thống đa biến rất khó kiểm soát, vì những tương tác 
bên trong giữa các vòng kín. Những tương tác này rất phức tạp và là nguyên nhân gây 
ra sự kém thực thi và kém ổn định của cả hệ thống điều khiển. Các phương pháp thiết 
kế bộ điều khiển PID cho hệ đa biến được các nhà nghiên cứu quan tâm phát triển [43-
 42 
53]. Tuy nhiên các phương pháp này thường chỉ áp dụng cho các trường hợp riêng lẽ 
hoặc chỉ dùng cho hệ 2x2, không phải là phương pháp thiết kế tổng quát cho hệ đa biến. 
Vấn đề tương tác giữa các biến trong hệ thống là bài toán khó khăn [49]. Một trong 
những phương pháp phổ biến khác để giải quyết vấn đề này phải kể đến phương pháp 
RGA được Bristol [41] và cộng sự giới thiệu năm 1979. Đặc biệt là vào năm 1983, 
McAvoy [36] và các cộng sự phát hiện thấy mối tương quan giữa RGA và sự ổn định 
của một hệ thống điều khiển. Cả hai phương pháp này đều có thể được sử dụng để xác 
định sự tương tác giữa các biến của hệ thống và tương tác bên trong giữa các vòng kín 
của hệ thống điều khiển. Đây cũng là nguyên nhân các phương pháp thiết kế bộ điều 
khiển một biến không thể hoặc không có hiệu quả khi áp dụng cho hệ đa biến. Tuy nhiên 
hai phương pháp này chỉ áp dụng tốt cho hệ quanh điểm tĩnh. Dẫn đến đáp ứng quá độ 
của hệ không thật sự tốt khi có nhiễu quá trình tác động. 
 Tuy nhiên, việc xác định được tương tác của các biến quá trình và tương tác vòng 
kín có thể giúp ta xây dựng thuật toán điều khiển từ việc sử dụng phương pháp thiết kế 
n bộ điều khiển một biến nhân với các trọng số liên hệ giữa hệ một biến và hệ đa biến 
để áp dụng mở rộng cho hệ đa biến. Trên cơ sở đó, phương pháp đề xuất được giới thiệu 
nhằm thiết kế hệ thống điều khiển đa biến, với các bộ điều khiển PID khi đã tính đến 
các tương tác như đã trình bày ở trên sẽ làm cho hệ thống điều khiển làm việc ổn định 
và đạt hiệu quả cao hơn. 
 Mục 2.2, tác giả đã giới thiệu, khảo sát một số phương pháp để thiết kế bộ điều 
khiển PID cho hệ đơn biến và mở rộng cho hệ đa biến. Tuy nhiên các phương pháp đó 
đã phát triển trong thời gian dài và có đáp ứng không thật sự tốt khi áp dụng cho hệ đa 
biến. Trong nghiên cứu này, phương pháp thiết kế tổng quát bộ điều khiển PID dựa vào 
cấu trúc mô hình nội (IMC), là một phương pháp nổi tiếng và thu hút nhiều nhà nghiên 
cứu bởi sự đơn giản và hiệu quả [49-53], sẽ được phát triển và kết hợp với bộ phân ly 
để sử dụng cho hệ đa biến. Hơn nữa phương pháp IMC-PI/PID cũng sẽ dẫn ra công thức 
tường minh tính toán các thông số tỉ lệ, tích phân, và đạo hàm của bộ điều khiển PI/PID. 
 43 
 3.3.2. Phương án đề xuất 
 Trên cơ sở cấu trúc của hệ điều khiển phân ly đơn giản hóa hình 3.1, ta thấy rằng hệ 
thống điều khiển hồi tiếp đa biến (n x n) đã được phân ly thành một tập hợp n hệ thống 
đơn biến như được trình bày ở hình 3.2 
 -
 r1 u1 y1
 e1 eff
 gc1 g11
 +
 r2
 e2 u2 y2
 eff
 gc2 g
 + - 22
 . . . . . . . . .
 rn yn
 en un
 eff
 gcn g
 + nn
 -
 Hình 3.2 Hệ thống nhiều vòng kín và mô hình phân ly thành các hệ thống đơn biến 
 tương ứng 
 eff
Trong đó, 푖푖 là hàm truyền đạt thứ ii của từng vòng kín của hệ thống đa biến sau khi 
đã phân ly thành các hệ thống đơn biến tương ứng. 
 Hình 3.3 Cấu trúc của hệ thống điều khiển đơn biến hồi tiếp truyền thống 
 44 
 Hình 3.4 Cấu trúc của hệ thống điều khiển đơn biến theo lý thuyết IMC 
 Trong trường hợp này việc thiết kế bộ điều khiển trở nên đơn giản hơn rất nhiều khi 
so sánh với việc thiết kế bộ điều khiển cho hệ đa biến, do bộ phân ly đơn giản hóa đã 
tách mối tương tác bên trong của quá trình đa biến (process interaction) và tương tác 
vòng kín (closed-loop interaction). Có nghĩa là ta chỉ cần thiết kế bộ điều khiển cho hệ 
 eff
đơn biến với đối tượng điều khiển là hàm truyền đạt tương đương 푖푖 
 Hiện nay, trong các ứng dụng của các quá trình công nghiệp, bộ điều khiển PI/PID 
vẫn chiếm tỉ lệ đa số. Các phương pháp thiết kế bộ điều khiển một cách hiệu quả vẫn 
đang tiếp tục được nhiều nhà nghiên cứu quan tâm. Trong đó, phương pháp thiết kế dựa 
vào cấu trúc IMC là phương pháp đơn giản, hiệu quả và được sử dụng cho giới học thuật 
cũng như ứng dụng trong công nghiệp. Trong luận án này, tác giả đề xuất phương pháp 
chung để thiết kế bộ điều khiển IMC-PI/PID cho một số quá trình điển hình trong thực 
tế. 
 3.3.2.1. Thiết kế bộ điều khiển IMC-PI 
Theo hình 3.3 ta có:
 푒 
 (푠) = là hàm truyền đạt của quá trình đơn biến.
 푖푖 
 ̃ (푠), (푠), 푞(푠), (푠) lần lượt là hàm truyền đạt theo mô hình cấu trúc IMC, bộ điều 
khiển đơn biến, bộ lọc IMC và bộ lọc tín hiệu đầu vào 
Cho rằng (푠), (푠), (푠) và (푠) lần lượt là tín hiệu điều khiển đầu ra, giá trị đặt đầu 
vào, tín hiệu nhiễu đầu vào và tín hiệu điều khiển. 
 45 
Nếu mô hình không bị sai lệch, nghĩa là (푠) = ̃ (푠), khi đó đáp ứng theo giá trị đặt 
(set-point) và đáp ứng khử nhiễu (disturbance) trong cấu trúc điều khiển IMC được 
thành lập như sau: 
 (푠) = (푠)푞(푠) (푠) (푠) + [1 − ̃ 푞(푠)] (푠) (푠) (3.43) 
Mô hình của quá trình ̃ (푠) được tách làm hai phần như sau: 
 ̃ (푠) = (푠) (푠) (3.44) 
 Trong đó: 
 - (푠) là một phần của mô hình bao gồm các thành phần có nghiệm zero dương 
 hoặc khâu trễ pha (non-minimum phase) và có độ lợi bằng 1. 
 - (푠) là phần còn lại của mô hình sau khi tách (푠) . 
Khi đó, bộ điều khiển IMC 푞(푠) được thiết kế như sau: 
 −1
 푞(푠) = (푠) (푠) (3.45) 
Với cấu trúc điều khiển hai bậc tự do (2 DOF) bộ lọc IMC được chọn lựa để nâng cao 
đáp ứng của hệ thống như sau: 
 ∑푣 (훽 푠 + 1)
 (푠) = 푖=1 푖 (3.46)
 (휆푠 + 1)훼 
Trong đó λ là thông số điều chỉnh có thể được sử dụng để thỏa hiệp giữa hiệu quả thực 
thi của hệ thống và sự ổn định bền vững. Số nguyên α được lựa chọn vừa đủ lớn để làm 
cho bộ điều khiển IMC thực thi được (hợp thức). 
Ngoài ra, để nâng cao hơn nữa đáp ứng đầu ra theo giá trị đặt, việc thiết kế bộ lọc đầu 
vào là cần thiết. Bộ lọc đầu vào được thiết kế để khử cực gần điểm 0 (zero) trong hàm 
truyền đạt (푠). 
 푣
 (푠) ∑푖=1(훽푖푠 + 1)
 1 − (푠)푞(푠)| = |1 − 훼 | = 0 (3.47) 
 푠= 1, 2,..., 푣 (휆푠 + 1)
 푠= 1, 2,..., 푣
Thay công thức (3.46) vào (3.44) ta nhận được bộ điều khiển IMC như sau: 
 46 
 ∑푣 (훽 푠 + 1)
 푞(푠) = −1(푠) 푖=1 푖 (3.48)
 (휆푠 + 1)훼 
Thay công thức (3.48) vào công thức (3.43), ta có được hàm truyền đạt vòng kín theo 
giá trị đặt hoặc theo nhiễu quá trình lần lượt như sau: 
 (푠) (푠) ∑푣 (훽 푠 + 1)
 = 푖=1 푖 (3.49)
 (푠) (휆푠 + 1)훼
 (푠) (푠) ∑푣 (훽 푠 + 1)
 = (1 − 푖=1 푖 ) (푠) (3.50)
 (푠) (휆푠 + 1)훼 
Khi đó bộ điều khiển hồi tiếp lý tưởng được thành lập như sau: 
 푞(푠)
 (푠) = (3.51)
 1 − ̃ (푠)푞(푠)
Chính vì vậy bộ điều khiển hồi tiếp lý tưởng để nhận được đáp ứng đầu ra mong muốn 
được thành lập như sau: 
 −1(푠) ∑푣 (훽 푠 + 1)
 (푠) = 푖=1 푖 (3.52)
 (휆푠 + 1)훼 − (푠) ∑푣 (훽 푠 + 1)
 푖=1 푖 
Công thức (3.52) hiện tại chưa phải là bộ điều khiển PI/PID. Do đó ta phải chuyển đổi 
thành bộ PI/PID thích hợp bằng việc sử dụng các kỹ thuật xấp xỉ một cách phù hợp nhất. 
Trong nghiên cứuHH này tác giả sử dụng kỹ thuật khai triển chuỗi Maclaurin và thuật 
toán xấp xỉ Padé [42]. 
Đối với hệ bậc một có trễ (FOPDT) và bậc hai có trễ (SOPDT), bộ lọc đầu vào được 
thiết kế một cách tuần tự như sau: 
 γβ푠 + 1
 (푠) = (3.53)
 훽푠 + 1
 47 
 훾휏 푠 + 1
 (푠) = (3.54)
 (휏 휏 푠2 + 휏 푠 + 1)
Trong đó, 0 ≤ 훾 ≤ 1 có ý nghĩa như sau:
 - γ=0: đáp ứng theo giá trị đặt bị chậm 
 - γ=1: không sử dụng bộ lọc ngõ vào 
 - 0<γ<1: ta có thể điều chỉnh hệ số γ trực tiếp để đạt được đáp ứng theo giá trị đặt 
 như mong muốn. 
Trong nghiên cứu này, bộ điều khiển đề xuất là bộ điều khiển PID kết hợp với bộ lọc có 
dạng như sau: 
 1 푠2 + 푠 + 1
 (푠) = 퐾 (1 + + 휏 푠) (3.55)
 휏 푠 푠2 + 푠 + 1
Bằng việc so sánh công thức (3.52) và (3.55), ta sẽ xác định được các qui luật điều chỉnh 
bị điều khiển PID đề xuất. 
 3.3.2.2 Thiết kế bộ điều khiển IMC-PID 
  Quá trình FOPDT 
 Nếu hàm truyền đạt tương đương là mô hình bậc một có thời gian trễ (FOPDT) có 
dạng như sau: 
 퐾푒−휃푠
 (푠) = (3.56)
 휏푠 + 1
 Trong đó K, τ và θ đại diện cho độ lợi, hằng số thời gian và thời gian trễ của quá 
trình. 
 Bộ lọc IMC được chọn lựa để nâng cao đáp ứng của hệ thống như sau: 
 48 
 훽푠 + 1
 (푠) = (3.57)
 (휆푠 + 1)2 
 Theo đó bộ điều khiển hồi tiếp vòng kín là 
 (휏푠 + 1)(훽푠 + 1)
 (푠) = (3.58)
 퐾[(휆푠 + 1)2 − 푒−휃푠(훽푠 + 1)]
 Bằng việc sử dụng phép xắp xỉ Padé 3/2 đối với hàm mũ e-θs như sau: 
 3휃 3휃2 휃3
 1 − 푠 + 푠2 − 푠3
 푒−휃푠 = 5 20 60 (3.59) 
 2휃 휃2
 1 + 푠 + 푠2
 5 20
 Thay phương trình (3.59) vào (3.58) và biến đổi tương đương đưa về bộ điều 
khiển PID, ta có kết quả các thông số bộ điều khiển như sau: 
 2휃 
 ( ) 2휃 휃
 퐾 = 5 , 휏 = , 휏 = (3.60)
 퐾(2휆 + 휃 − 훽) 5 8
 3휃훽 휃2 4휆휃 
 ( − + + 휆2)
 5 10 5
 = − 휏 (3.61)
 (2휆 + 휃 − 훽)
 3휃2훽 휃3 휆휃2 2휆2휃 
 (− + + + )
 20 60 10 5
 = − 휏, = 훽, = 0 (3.62)
 (2휆 + 휃 − 훽)
 Bộ lọc đầu vào được thiết kế theo công thức (3.57) như sau: 
 2 
 휆 -θ
 훽 = 휏 [1 − (1 − ) 푒 휏 ] (3.63)
 휏 
 49 
  Hệ thống SOPDT 
 Hệ bậc 2 có trễ là một trong những hệ thường gặp của các quá trình công nghiệp. 
Hàm truyền đạt có dạng tổng quát như sau: 
 퐾푒−휃푠
 (푠) = (푠) = (3.64)
 (휏 푠 + 1)(휏 푠 + 1)
 1 2 
 Với mô hình trên, bộ lọc IMC thông thường được thiết kế như sau [52]: 
 훽 푠2 + 훽 푠 + 1
 (푠) = 2 1 
 (휆푠 + 1)4 (3.65)
 Như thế bộ điều khiển IMC được xác định 
 (휏 푠 + 1)(휏 푠 + 1)(훽 푠2 + 훽 푠 + 1)
 푞(푠) = 1 2 2 1 (3.66)
 퐾(휆푠 + 1)4
 (휏 푠 + 1)(휏 푠 + 1)(훽 푠2 + 훽 푠 + 1)
 (푠) = 1 2 2 1 (3.67)
 퐾[(휆푠 + 1)4 − 푒−휃푠(훽 푠2 + 훽 푠 + 1)]
 2 1 
 Kết quả của bộ điều khiển PID được xác định một cách tương tự theo qui trình nêu 
trên, cụ thể như sau: 
 훽1 훽2
 퐾 = , 휏 = 훽1, 휏 = (3.68) 
 퐾(3휆 + 휃 − 훽1) 훽1
 2
 3휃훽1 휃 6휆휃 2
 (−훽2 + − + + 3휆 )
 5 10 5 
 = − (휏1 + 휏2), (3.69)
 (3휆 + 휃 − 훽1)
 3휃훽 3휃2훽 휃3 3휆휃2 6휆2휃
 ( 2 − 1 + + + + 휆3)
 5 20 60 20 5
 = − 휏 휏 − (휏 + 휏 ) (3.70) 
 (3휆 + 휃 − 훽 ) 1 2 1 2
 1 
 50 
 2휃 휃2
 = , = 
 5 20 (3.71)
 3 −휃 3 −휃
 2 휆 2 휆
 휏 [(1 − ) 푒 휏1 − 1] − 휏 [(1 − ) 푒 휏2 − 1]
 1 휏 2 휏
 1 2 (3.72) 
 훽1 =
 (휏1 − 휏2)
 3 −휃
 2 휆
 훽 = 휏 [(1 − ) 푒 휏2 − 1] + 훽 휏 
 2 2 휏 1 2 (3.73)
 2 
 Đối với các hệ thống và quá trình khác, cách xác định qui luật điều chỉnh của bộ 
điều khiển PID kết hợp bộ lọc theo phương pháp đề xuất được thực hiện một cách tương 
tự như trình bày ở trên. 
3.4. Đo lường, đánh giá chất lượng của các hệ thống phân ly đơn giản hóa 
 3.4.1. Tiêu 

File đính kèm:

  • pdfluan_an_nghien_cuu_thiet_ke_bo_dieu_khien_phan_ly_dung_cho_c.pdf
  • pdfTOM TAT LA Tieng anh NSC Le Linh 30-10-2020.pdf
  • pdfTOM TAT LA Tieng Viet NCS Le Linh 30-10-2020.pdf
  • docxTrang thong Tin LA Tieng Anh NCS Le Linh.docx
  • docxTrang thong Tin LA Tieng Viet NCS Le Linh.docx